



灵星芯微 集成电路

# HT9172(LX) DTMF 来电解码显示电路

## 产品说明书

说明书发行履历:

版本	发行时间	新制/修订内容
2021-01-A	2021-01	更换新模板
2022-01-B1	2022-01	增加说明书编号及发行履历
2023-02-B2	2023-02	更换新模板



订购信息:

管装:

产品料号	封装形式	打印标识	管装数	盒装管	盒装数	备注说明
HT9172(LX)	DIP18	HT9172	20 PCS/管	40 管/盒	800 PCS/盒	塑封体尺寸: 22.8mm×6.4mm 引脚间距: 2.54mm

编带:

产品料号	封装形式	打印标识	编带盘装数	编带盒装数	备注说明
HT9172D(LX)	SOP18	HT9172	2000PCS/盘	4000PCS/盒	塑封体尺寸: 11.5mm×7.5mm 引脚间距: 1.27mm

注: 如实物与订购信息不一致, 请以实物为准。



## 1、概述


HT9172 是一个完整的双音多频接收器电路，具有频带分离滤波器和数字解码功能，并可实现掉电及禁止操作模式。滤波器部分采用开关电容技术用于将拨号音频信号分离成高频组信号和低频组信号。在解码器中使用数字计数技术来检测所有 16 种双音多频音频对，并把它们编成 4 位码输出。电路内置拨号音阻隔功能，并备有差动输入放大器、时钟振荡器和三态锁存总线接口，因此外接元件数可减至最少。

其主要特点如下：

- 工作电压范围：2.5V~5.5V
- 最少的外部元件
- 无需外部滤波器
- 掉电模式下，低待机电流，低功耗
- 性能卓越
- 采用 3.58MHz 晶体或时钟
- 带三态输出的 MCU 接口
- 可通过 INH 禁止 1633Hz
- 封装形式：DIP18/ SOP18/ DIE


## 2、功能框图及引脚说明

### 2.1、功能框图





## 2.2、引脚排列图



## 2.3、引脚说明及结构原理图

引脚	符号	功能	结构原理图
1	VP	运放同相输入端	
2	VN	运放反相输入端	
3	GS	运放输出端	
4	VREF	参考电压输出，标准值为 VDD/2	
5	INH	禁止脚（输入）。当 INH 脚为“1”时，禁止检测 1633Hz，即字符 A、B、C、D。内含下拉电阻。	
6	PWDN	本管脚为“1”时，进入掉电模式，振荡器停止工作。内含下拉电阻。	
7	X1	时钟输入，3.57954MHz 的晶体接在这两管脚之间，即片内振荡器 X1 和 X2 之间。时钟输出。	
8	X2		
9	VSS	负电源，接地	
10	OE	数据三态输出使能端（输入）。当 OE 为“1”时，输出 D0~D3 有效。内含上拉电阻。	
11	D0	三态数据输出。当 OE=1，四个输出有效； 当 OE=0，输出端呈高阻状态。	
12	D1		
13	D2		
14	D3		



15	DV	数据有效输出。当接收到一组有效音频对时，输出高电平，否则维持低电平	
16	EST	早期控制输出。见功能描述。	
17	RT/GT	可通过外部阻容参数设置音频获取/释放时间常数。	
18	VDD	正电源，范围：2.5V~5.5V	

### 3、电特性

#### 3.1、极限参数

除非另有规定， $T_{amb}=25^{\circ}\text{C}$

参数名称	符号	测试条件	额定值	单位	
电源电压	Vcc		VSS-0.3V~VSS+6V	V	
任一管脚上的输入电压			VSS-0.3V~VDD+0.3V	V	
工作温度	$T_{opt}$		-40~85	$^{\circ}\text{C}$	
存贮温度	$T_{stg}$		-50~+125	$^{\circ}\text{C}$	
焊接温度	$T_L$	10 秒	DIP 封装	245	$^{\circ}\text{C}$
			SOP 封装	250	

注：1.当超过极限值时，可能会损坏器件。

2.除非另外注明，所有电压均对地而言。

#### 3.2、电气特性

参数名称	符号	测试条件	规范值			单位
			最小	典型	最大	
<b>直流参数</b> （除非另外说明，VDD=5.0V， $T_a=25^{\circ}\text{C}$ ，测试线路见图1）						
工作电源电压	VDD		2.5	5	5.5	V
工作电源电流	$I_{DD}$			3	7	mA
静态电流	$I_{STB}$	$V_{PWN}=V_{DD}$ （不含 PWDN 的下拉电流）		1	5	$\mu\text{A}$
输入低电平电压	$V_{IL}$				1.0	V
输入高电平电压	$V_{IH}$		4.0			V
输入低电平电流	$I_{IL}$	$V_{VP}=V_{VN}=0\text{V}$			0.1	$\mu\text{A}$
输入高电平电流	$I_{IH}$	$V_{VP}=V_{VN}=5\text{V}$			0.1	$\mu\text{A}$
OE 端内部上拉电阻	$R_{OE}$	$V_{OE}=0\text{V}$	70	110	160	$\text{K}\Omega$
INH/PWDN 端内部下拉电阻	$R_{PL}$	$V_{INH}=5.0\text{V}$ $V_{PWDN}=5.0\text{V}$	150	250	375	$\text{K}\Omega$
输入信号阻抗(VN,VP)	$R_{IN}$			10		$\text{M}\Omega$



高电平输出电流 (D0~D3, EST, DV)	$I_{OH}$	$V_{OUT}=4.5V$	-0.4	-0.8		mA
低电平输出电流 (D0~D3, EST, DV)	$I_{OL}$	$V_{OUT}=0.5V$	1.0	2.5		mA
系统振荡频率	$f_{OSC}$	3.5795MHz 晶振	3.5759	3.5795	3.5831	MHz
交流参数 (除非另外说明, $V_{DD}=5.0V$ , $T_a=25^\circ C$ , $f_{OSC}=3.579545MHz$ )						
● 增益设定放大器						
输入漏电流	$I_{IN}$	$V_{SS} < (V_{VP}, V_{VN}) < V_{DD}$		0.1		$\mu A$
输入电阻	$R_{IN}$			10		M $\Omega$
输入失调电压	$V_{OS}$			$\pm 25$		mV
电源抑制比	$P_{SRR}$	100Hz $-3.0V < V_{IN} < 3.0V$		60		dB
共模抑制比	CMRR			60		dB
开环电压增益	$A_{VO}$			65		dB
单位增益带宽	$f_T$			1.5		MHz
输出电压摆幅	$V_{OUT}$	$R_L > 100K\Omega$		4.5		$V_{PP}$
可容许的电容负载(GS)	$C_L$			100		pF
可容许的电阻负载(GS)	$R_L$			50		K $\Omega$
共模范围	$V_{CM}$	空载		3.0		$V_{PP}$
● DTMF 信号						
输入信号电平		$V_{DD}=3V$	-36		-6	dBm
		$V_{DD}=5V$	-29		1	
Twist 接受极限: 正				10		dB
Twist 接受极限: 负				10		
拨号音容差				18		dB
噪声容差				-12		dB
第三音频容差				-16		dB
频偏允许范围					$\pm 1.5$	%
频偏禁止范围			$\pm 3.5$			%
上电时间(见图 4)	$t_{PU}$			30		mS
● 时序控制						
有音频检测时间	$t_{DP}$		5	11	14	mS
无音频检测时间	$t_{DA}$			4	8.5	mS
音频持续期允许范围	$t_{ACC}$				42	mS
音频持续期禁止范围	$t_{REJ}$		20			mS



位间间隔允许范围	$t_{IA}$				42	mS
位间间隔禁止范围	$t_{IR}$		20			mS
传输延时 (RT/GT 到 DO*)	$t_{PDO}$			8	11	$\mu$ S
传输延时 (RT/GT 到 DV)	$t_{PDV}$			12		$\mu$ S
输出数据建立 (DO*到 DV)	$t_{DOV}$			4.5		$\mu$ S
禁止延时 (OE 到 DO*)	$t_{DDO}$			300		nS
使能延时 (OE 到 DO*)	$t_{EDO}$			50	60	nS

\*注: 上表中 DO 表示输出 D0, D1, D2, D3

## 4、测试线路

### 4.1、直流测试线路




图 1. 测试线路图

## 5、时序图与端口操作说明、指令系统介绍

### 5.1 功能说明


CS9172 音频解码部分由 3 个带通滤波器和 2 个数字解码功能模块组成, 可将 DTMF 音频信号转换成数字信号输出;

该电路内有可调节输入信号幅度的放大器, 如图 2 所示; 前置滤波器为 350Hz~400Hz 的带阻滤波器; 低频组滤波器和高频组滤波器分别检出低频和低频信号, 并通过具有迟滞功能的过零检测器后, 输出满幅的逻辑信号;

当输入信号为有效的 DTMF 音频信号时, DV 输出变高, 就产生相应的 DTMF 编码信号。



● 标准输入线路图



● 差分输入线路图




图 2. 放大器输入应用线路图

5.2 时序说明




图 3. 控制时序图







图 4. 上电时序图

a) 基本原理图

$$t_{GTP} = R \times C \times \ln(V_{DD} / (V_{DD} - V_{TRT}))$$


$$t_{GTA} = R \times C \times \ln(V_{DD} / V_{TRT})$$



b)  $t_{GTP} < t_{GTA}$


$$t_{GTP} = (R1 / R2) \times C \times \ln(V_{DD} / (V_{DD} - V_{TRT}))$$

$$t_{GTA} = R1 \times C \times \ln(V_{DD} / V_{TRT})$$





- c)  $t_{GTP} > t_{GTA}$   
 $t_{GTP} = R1 \times C \times \ln(V_{DD} / (V_{DD} - V_{TRT}))$   
 $t_{GTA} = (R1 // R2) \times C \times \ln(V_{DD} / V_{TRT})$



### 5.3 DTMF 拨号阵列

	COL1	COL2	COL3	COL4
ROW1	1	2	3	A
ROW2	4	5	6	B
ROW3	7	8	9	C
ROW4	*	0	#	D

### 5.4 DTMF 数据输出解码表

Low Group (Hz)	High Group (Hz)	Digit	OE	D3	D2	D1	D0
697	1209	1	H	L	L	L	H
697	1336	2	H	L	L	H	L
697	1477	3	H	L	L	H	H
770	1209	4	H	L	H	L	L
770	1336	5	H	L	H	L	H
770	1477	6	H	L	H	H	L
852	1209	7	H	L	H	H	H
852	1336	8	H	H	L	L	L
852	1477	9	H	H	L	L	H
941	1336	0	H	H	L	H	L
941	1209	*	H	H	L	H	H
941	1477	#	H	H	H	L	L
697	1633	A	H	H	H	L	H
770	1633	B	H	H	H	H	L
852	1633	C	H	H	H	H	H
941	1633	D	H	L	L	L	L
-	-	ANY	L	Z	Z	Z	Z

注: L=逻辑“0”; H=逻辑“1”; Z=高阻抗;


### 5.5 数据输出

D0~D3 是三态的数据输出。当 OE 为低电平时, D0~D3 有数据输出, 反之, D0~D3 处于高阻状态。




## 6、典型应用线路

### 6.1、应用线路 1



Note: X'tal = 3.579545MHz crystal  
 C1 = C2 ≅ 20pF  
 X'tal = 3.58MHz ceramic resonator  
 C1 = C2 ≅ 39pF

### 6.2、应用线路 2



$$A_v = \frac{R_5}{R_2} = \frac{R_3 + R_5}{R_1 + R_3}$$

$$R_3 = \frac{R_2 R_4}{R_2 + R_4}$$

Example:  $A_v = 3$


R1=60kΩ  
 R2=100kΩ  
 R3=60kΩ  
 R4=150kΩ  
 R5=300kΩ

Note: X'tal = 3.579545MHz crystal  
 C1 = C2 ≅ 20pF  
 X'tal = 3.58MHz ceramic resonator  
 C1 = C2 ≅ 39pF



## 8、封装尺寸与外形图


### 8.1、DIP18 外形图与封装尺寸



Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	3.710	4.310	0.146	0.170
A1	0.510		0.020	
A2	3.200	3.600	0.126	0.142
B	0.380	0.570	0.015	0.022
B1	1.524 (BSC)		0.060 (BSC)	
C	0.204	0.360	0.008	0.014
D	22.640	23.040	0.891	0.907
E	6.200	6.600	0.244	0.260
E1	7.320	7.920	0.288	0.312
e	2.540 (BSC)		0.100 (BSC)	
L	3.000	3.600	0.118	0.142
E2	8.400	9.000	0.331	0.354



8.2、SOP18 外形图与封装尺寸



尺寸 标注	最小 (mm)	最大 (mm)	尺寸 标注	最小 (mm)	最大 (mm)
A	11.35	11.68	D1	0.5TYP	
A1	0.36	0.51	D2	0.81	0.97
A2	1.27TYP		R1	0.25TYP	
B	10.01	10.64	R2	0.25TYP	
B1	7.37	7.62	θ 1	7°TYP	
C1	2.2	2.6	θ 2	7°TYP	
C2	0.204~0.33		θ 3	0°TYP	4°TYP
C3	0.10		θ 4	10°TYP	
C4	1.0TYP				



灵星芯微 集成电路

## 9、声明及注意事项:

### 9.1、产品中有毒有害物质或元素的名称及含量

部件名称	有毒有害物质或元素					
	铅 (Pb)	汞 (Hg)	镉 (Cd)	六价铬 (Cr(VI))	多溴联苯 (PBBs)	多溴联苯醚 (PBDEs)
引线框	○	○	○	○	○	○
塑封树脂	○	○	○	○	○	○
芯片	○	○	○	○	○	○
内引线	○	○	○	○	○	○
装片胶	○	○	○	○	○	○
说明	○: 表示该有毒有害物质或元素的含量在 SJ/T11363-2006 标准的检出限以下。 ×: 表示该有毒有害物质或元素的含量超出 SJ/T11363-2006 标准的限量要求。					

### 9.2 注意

在使用本产品之前建议仔细阅读本资料;

本资料中的信息如有变化, 恕不另行通知;

本资料仅供参考, 本公司不承担任何由此而引起的任何损失;

本公司也不承担任何在使用过程中引起的侵犯第三方专利或其它权利的责任。